Реклама

Наш канал:

Таненбаум Э.- Архитектура компьютера. стр.481

Сердцем системы BlueGene/L является узел, образованный из специализированной микросхемы, структура которой показана на рис. 8.32. Она состоит из двух ядер PowerPC 440, работающих с частотой 700 МГц. PowerPC 440 — это конвейеризованный сдвоенный суперскалярный процессор, популярный во встраиваемых системах. В каждом ядре имеется пара сдвоенных блоков выполнения операций с плавающей точкой (Floating Point Unit, FPU), что в сумме позволяет за один цикл выполнять 4 команды с плавающей точкой. Эти блоки дополнены поддержкой SIMD-команд, которые могут быть полезны при обработке массивов. Таким образом, в отношении производительности этот процессор никак нельзя причислить к рекордсменам.

Рис. 8.32. Специализированный микропроцессор в системе В1иеОепе/1_

Два процессора на этой микросхеме идентичны, но программируются отдельно. Первый предлагается использовать для вычислений, а второй — для взаимодействия с остальными 65 535 узлами.

На микросхеме поддерживаются три уровня кэширования. Кэш первого уровня раздельный, в нем 32 Кбайт отводится для команд и еще 32 Кбайт — для данных. Кэши первого уровня на двух процессорах не согласованы, так как стандартные ядра PowerPC 400 не поддерживают этой возможности, и было принято решение специально для этого проекта их не модифицировать. Размер объединенного кэша второго уровня составляет 2 Кбайта. В действительности это не столько кэши, сколько буферы предвыборки. В кэшах второго уровня реали зован механизм слежения друг за другом, благодаря которому поддерживается их согласованность. Третий уровень представлен объединенным целостным кэшем объемом 4 Мбайт, который совместно используется обоими кэшами второго уровня. Обращение к памяти, которое вызывает кэш-промах на первом уровне и кэш-попадание на втором, обрабатывается 11 тактов. При кэш-промахе на втором уровне кэш-попадание на третьем обрабатывается уже 28 тактов. Наконец, при кэш-промахе на третьем уровне приходится обращаться к главной памяти (DDR SDRAM), на что требуется около 75 тактов.

С кэшами второго уровня соединяется небольшой модуль памяти (SRAM). Модуль SRAM, в свою очередь, соединяется с JTAG-контактами и предназначается для отладки, загрузки и взаимодействия с главным хостом, на котором хранится системный стек, а также для предоставления семафоров и других средств синхронизации.

Для более высокого уровня в IBM была разработана специализированная плата, на которую устанавливается пара описываемых микросхем, а также оперативная память на 1 Гбайт. В будущих версиях на плату предполагается устанавливать до 4 Гбайт памяти. Микросхема показана на 8.33, я, плата — на рис. 8.33, б.

Рис. 8.33. В1иеОепе/1_: микросхема (а), плата (б), панель (б), стойка (г), система {д)

Платы монтируются на встраиваемой панели, по 16 плат на панель, что дает 32 микросхемы (то есть 32 вычислительных процессора) на панель. Так как на каждой плате имеется SDRAM объемом 1 Гбайт, всего на панели получается 16 Гбайт памяти (рис. 8.33, в).

На следующем уровне 16 этих панелей вставляются в верхнюю часть стойки, другие 16 — в нижнюю, в результате в стойке размером 60 х 90 см оказываются