Включая транзисторы размещенной в ядре кэш-памяти третьего уровня.
Как показано в табл. 3.27, в процессорах Itanium/Itanium 2 впервые используются три уровня кэш-памяти. Хотя кэш-память третьего уровня ранее была интегрирована в некоторые системные платы и работала с существенно меньшей тактовой частотой. Встроенная в ядро процессора, кэш-память третьего уровня работает на полной его рабочей частоте.
Основные технические характеристики процессора Itanium приведены ниже.
■ Тактовая частота процессора — 733/800 МГц и 1 ГГц.
■ Три уровня интегрированной кэш-памяти:
• унифицированная встроенная кэш-память третьего уровня объемом 2 или 4 Мбайт, работающая на полной частоте ядра, содержащая интегрированную 128-разрядную шину кэша;
• унифицированная встроенная кэш-память второго уровня объемом 96 Кбайт, работающая на полной частоте ядра;
• сегментированная кэш-память первого уровня объемом 32 Кбайт (16 Кбайт кэш-память инструкций/16 Кбайт кэш-память данных).
■ 64-разрядная (плюс 8 разрядов для выполнения ЕСС) шина процессора с тактовой частотой 266 МГц и пропускной способностью 2,1 Гбайт/с (только процессоры Itanium).
■ 128-разрядная (плюс 8 разрядов для выполнения ЕСС) шина процессора с тактовой частотой 400 МГц и пропускной способностью 6,4 Гбайт/с (только процессоры Itanium 2).
■ 25 млн. транзисторов плюс до 300 млн. транзисторов в кэш-памяти третьего уровня.
■ Количество транзисторов — 221 млн., включая встроенную кэш-память третьего уровня (только Itanium 2).
■ Адресация до 16 Тбайт (терабайт) физической памяти (44-разрядная шина адреса).
■ Полная совместимость с 32-разрядными инструкциями аппаратного обеспечения.
■ Технология EPIC (Explicitly Parallel Instruction Computing), позволяющая выполнять до 20 операций за один такт.
■ Два целочисленных модуля и два блока памяти, позволяющие выполнять до четырех инструкций в течение одного такта.
■ Два модуля FMAC (Floating-point Multiply Accumulate) с 82-разрядными операндами.
■ Каждый модуль FMAC позволяет выполнить до двух операций с плавающей запятой в течение одного такта.
■ Два дополнительных модуля MMX, каждый из которых позволяет выполнить до двух операций FP с обычной точностью.
■ В целом в течение одного такта может быть выполнено до восьми операций FP (Floating-point).
■ 128 регистров для работы с целыми числами, 128 регистров с плавающей запятой, 8 регистров разветвления, 64 регистра предиката.
■ Корпус размером 3x5 дюймов (примерно 75x125 мм) содержит процессор и кэшпамять третьего уровня объемом 4 или 2 Мбайт соответственно.
■ Специализированный силовой разъем корпуса улучшает целостность сигнала.
Компании Intel и Hewlett-Packard начали разработку процессора P7 еще в 1994 году. В октябре 1997 года, через три года после начала работы над созданием новой архитектуры микропроцессора, они официально объявили некоторые технические данные нового процессора.